保存桌面快捷方式 - - 设为首页 - 手机版
凹丫丫旗下网站:四字成语大全 - 故事大全 - 范文大全
您现在的位置: 范文大全 >> 理工论文 >> 电子通信论文 >> 正文

基于FPGA的多路脉冲重复频率跟踪器


  
  号滤波器,对信号脉冲流进行稀释,减轻跟踪器的压力。信号滤波器的原理图如图3所示。
  
  信号滤波器的核心是关联比较器,FPGA为关联比较器的实现提供了便利条件。本系统中采用了两路关联比较器,一路用于信号载频滤波,一路用于信号脉宽滤波。由图3可见,只有载频和脉宽都在一定的范围之内的信号才能通过滤波器,即对信号进行了筛选。在现代复杂电磁环境下,载频和脉宽都比较接近的信号是相当多的,同时比较器的上、下限不能取得过于接近,这样滤波器的输出就不只限于一部信号,即使这样也极大地稀释了信号流。这种稀释过的信号流送到跟踪器,有助于提高跟踪器的实时性,更利于成功地截获信号。
  
  2系统实现
  
  系统框图如图4所示,整个系统由DSP和FPGA组成,在FPGA中设计了8路跟踪器,最多可同时对8路信号进行跟踪。DSP负责控制各路跟踪器的工作,包括对各路跟踪器装载参数和使能,同时通过HPI(上位机接口)与弹上主控计算机传递数据。
  
  由于各路跟踪器都是采用纯硬件方式实现的,所以占用的DSP处理时间很少,DSP只需将主控计算机传递的信号参数装载到跟踪器中,并发出启动命令即可,余下的工作由跟踪器自动完成,无需DSP干预,使DSP有大量的时间执行其它计算任务。
  
  2.1FPGA器件选择
  
  本设计采用Altera公司的APEX系列EP20K200EQI芯片。APEX系列FPGA是Altera公司的高端产品,是工业界第一块整合了SOPC(system-on-a-programmable
  
  -chip)集成电路的可编程逻辑器件。其集成度高,最多能提供250万个门电路、5万个逻辑单元,并且在不减少逻辑单元的情况下可提供44万位RAM。低功耗设计,采用双电压体系,核心电压1.8V,I/O电压3.3V,与多种接口标准兼容。
  
  EP20K200EQI芯片属于工业级芯片,采用240针PQFP封装,用户I/O管脚数为168个,提供8320个逻辑单元,芯片面积却仅为34.5mm×34.5mm。本设计中每路跟踪器占用的逻辑单元为7%,8路跟踪器外加一些辅助电路总共占用的逻辑单元为60%,芯片资源尚有剩余,为将来系统功能改进留了余地。
  
  2.2FPGA芯片的配置
  
  APEX系列FPGA芯片是基于SRAM技术的器件,由于SRAM的易失性,掉电以后芯片中的配置信息将丢失,所以每次系统上电时都要重新加载配置数据。Altera公司提供了一系列的配置器件用于储存配置数据并且在上电时加载FPGA。本设计选用Altera公司的EPC2,最大的优势在于EPC2是FLASH器件,可以多次重复编程,改掉了以前的PROM配置器件只能写入一次的缺点,极大地方便了系统调试和产品升级。当设计完成的产品需要改进时,只需将EPC2中的内容重写一遍即可,缩短了产品的研发周期。
  
  在设计中需要注意的是EPC2的容量是1.6Mb,根据FPGA芯片的容量大小需要的配置芯片的数目是不等的。本设计中采用的EP20K200EQI芯片的容量是1.9Mb,所以需要两片EPC2。图5是用两片EPC2配置EP20K200EQI芯片的连线图,通过EPC2芯片的nCASC管脚,可以方便地实现多片级联。系统上电后,EP20K200EQI芯片检测到nCONFIG管脚电平由低到高的跳变时,启动配置流程。首先EP20K200EQI芯片驱动CONF_DONE管脚为低,将第一片EPC2的nCS管脚拉低,选通该芯片。经过一段延时以后EP20K200EQI芯片释放nSTATUS管脚,上拉电阻将EPC2的OE管脚拉成高电平将其使能。EPC2用其内部振荡器将配置数据串行输出到FPGA芯片中。当第一片EPC2的全部数据输出完后,它驱动nCASC管脚为低,按顺序驱动第二个EPC2的nCS为低,启动第二个EPC2输出数据。前一个EPC2启动下一个EPC2的过程在一个时钟周期内就可以完成,所以输送给FPGA芯片的数据流是连续的。
  
  2.3FPGA芯片的在线编程
  
  APEX系列FPGA芯片在边界扫描模式(JTAG模式)下可以对其进行在线的配置重构,系统无需重新上电就可以修改FPGA芯片的配置,极大地方便了调试。JTAG模式也可以对EPC2进行在线编程。在系统设计时,可以把多个器件组成一个JTAG器件链,用一个JTAG兼容头(例如Altera的ByteBlasterMV并口下载电缆)把所有的器件连接起来。JTAG器件链方式特别适合电路板上有多个器件的情况,用一个JTAG头就可以对多个器件进行在线编程。本设计中电路板上有三个JTAG器件,包括两片EPC2和一片FPGA,设计的JTAG器件链如图6所示。
  
  图5EPC2配置FPGA
  
  在JTAG器件链中,两个EPC2是第

《基于FPGA的多路脉冲重复频率跟踪器(第2页)》
本文链接地址:http://www.oyaya.net/fanwen/view/172864.html

★温馨提示:你可以返回到 电子通信论文 也可以利用本站页顶的站内搜索功能查找你想要的文章。