基于uPSD323X的EPP增强并口的接口技术

周期。在t5和t6时刻，计算机把nDataStrobe和nWrite置为高。这样，一个完整的EPP数据写周期就完成了。如果就图1中的nDataStrobe信号换为nAddStrobe信号，就是EPP地址写周期。
　　
　　图2是EPP地址读周期。与EPP写周期类似，不同的是nWtrite信号置为高，表明是读周期，并且数据线由外设驱动。
　　
　　从EPP读、写周期可以看出，EPP模式的数据传输过程是一个信号互锁的过程。以EPP写周期为例子，当检测到nWait为低后，nDataStrobe控制信号就会变低，nWait状态信号会由于nDataStrobe控制信号的变低为而高。当计算机检测到
　　
　　nWait状态信号变高后，nDataStrobe控制信号就会变高，一个完整的EPP写周期结束。因此，EPP数据的传输以接口最慢的设备来进行，可以是主机，也可以是外设。
　　
　　1.2EPP增强并口的定义
　　
　　EPP增强并口模式使用与标准并口（SPP，StandardParalledPort）模式相同的基地址，定义了8个I/O地址。基地址+0是SPP数据口，基地址+1是SPP状态口，基地址+2是SPP控制口。这3个口实际上就是SPP模式下的数据、状态和控制口，保证了EPP模式和SPP模式的软硬件兼容性。
　　
　　基地址+3是EPP地址口。这个I/O口中写数据将产生一个连锁的EPP地址写周期，从这个I/O口中读数据将产生一个连锁的EPP地址读周期。在不同的EPP应用系统中，EPP地址口可以根据实际需要设计为设备选择、通道选择、控制寄存器、状态信息等。给EPP应用系统提供了极大的灵活性。
　　
　　基地址+4是EPP数据口。向这个I/O口中写数据将产生一个连锁的EPP数据写周期，从这个I/O口读数据将产生一个连锁的EPP数据写周期。基地址+5～+7与基地址+4一起提供对EPP数据口的双字操作能力。EPP允许主机在此个时钟周期内写1个32位双字，EPP电路再把32位双字拆为个字节依次从EPP数据口中送出去。也可以用其所长6位字方式进行数据传送。
　　
　　由于EPP通过硬件自动握手，对EPP地址口和EPP数据口的读写操作都自动产生控制信号而无需软件生成。
　　
　　2uPSD323X及其开发环境PSDsoftEXPRESS
　　
　　ST公司的uPSD323X是带8032内核的Flash可编程系统器件，将于8032MCU、地址锁存器、Flash、SRAM、PLD等集成在一个芯片内。其主要特点如下：具有在线编程能力和超强的保密功能；2片Flash保存器，1片是128K或者256K的主Flash存储器，另一片是32K的从Flash存储器；片内8K的SDRAM；可编程的地址解码电路（DPLD），使存储器地址可以映射到8032寻址范围内的任何空间；带有16位宏单元的3000门可编程逻辑电路（CPLD），可以实现EPP接口等及一些不太复杂的接口和控制功能；2个异步串口、I2C接口、USB接口、5通道脉冲宽度调节器、50个I/O引脚等。由于uPSD323X采用的是8032内核，因此可以完全得到KeilC51编程器的PSDsoftEXPRESS是ST公司针对PSD系列产品（包括uPSD）开发的基于Windows平台的一套软件开发环境。经过不断升级，目前最新版是PSDsoftEXPRESS7.9。它提供非常容易的点击设计窗口环境用户不需要自己编程，也

《基于uPSD323X的EPP增强并口的接口技术(第2页)》