基于WE904的实时图像无线传输设计

1.8kΩ的电阻串联分压，但使用的电阻阻值不能太大，否则会使输入的方波波形产生严重的畸变。③AudioOut为接收信号的输出引脚。当输出模式设置为模拟输出（analog）时，输出信号有效值通常为140mV～180mV的已解调基带信号。当输出模式设置为数字模式（digital）时，输出信号Vp-p为3V左右的数字信号方波。④LNA_ON为低哭声放大器电源控制引脚，低电平有效。在接收时必须置低，能够得到约15dB的增益；在不接收信号时可以关掉，以降低功耗。⑤ANT为天线连接引脚，其输出阻抗为50Ω。⑥RSSI为接收信号强度提示。接收信号从-110dBm变化到-50dBm时，RSSI的电平大约从0.65V变化到1.70V。⑦CLK、DATA和LE为串行编程控制端口，用来实现对WE904芯片的编程控制。以下将详细介绍。
　　
　　4WE904模块WE915CTX1的编程控制接口
　　
　　WE904芯片内部有4个控制寄存器，用来对WE904芯片的工作状态进行控制。这4个寄存器分别是参考频率寄存器、发送频率寄存器、接收频率寄存器和模式寄存器。这4个控制寄存器的相应位的功能定义此处不作介绍，
　　
　　
　　
　　读者可以参考W904的芯片资料。对这4个寄存器的写入控制则是通过CLOCK、DATA和LE三个引脚业实现的，分别与模拟WE915CTX1的CLK、DATA和LE相对应，其写入时序如图3所示。
　　
　　写入的基本过程为：①LE开始时为低电平。②当LE变为高电平后，数据在CLOCK的驱动下开始由DATA引脚移入内部的移位寄存器。数据的移位操作是在CLOCK的上升沿进行的。所以设计接口时通常使时钟CLOCK的下降沿和位边界对齐，这样在CLOCK的上升沿能有效的采样到数据。③在最后一个数据位移入内部移位寄存器后，LE在下一个时钟上升沿之前变低。在LE的下降沿，数据将由内部移位寄存器写入控制寄存器。④数据具体写入4个控制寄存器中的哪一个，是由DATA的最低两位的值来决定的。这两位称为装载控制位（loadcontrolbit）。⑤WE915CTX1要求在CLOCK上升沿到来之前，DATA的数据至少已经保持45ns,所以CLOCK的频率不能太高，建议取10MHz以下。
　　
　　55402rMcBSP简介
　　
　　5402是TI公司一款性价比非常优越的通用DSP芯片，有着广泛的应用。它提供有两个McBSP。McBSP是一种全双工的高速同步串行口，可以用来与系统中其它的DSP芯片、编码解码器等进行高速的串行通信。McBSP的操作由DSP芯片中一系列寄存器来控制。图4是McBSP的标准操作时序。无论是发送还是接收的移位操作，都是由帧同步信号FSX或者FSR的上升沿触发的，并且由时钟CLKR或CLKX来同步位边界。从FSX或FSR的上升沿到移位操作开始可以有几个时钟的延迟，图4所示为1个时钟的延迟。这可以由控制寄存器XCR2和RCR2中的相应的位来设定。在每一个帧同步信号之后发送或者接收的数据的位数也在控制寄存器XCR2和RCR2中有相应的设定，图4是McBSP的最简单的操作时序，对一般的应用已经足够，更强大的功能则需要更复杂的设计。
　　
　　65402与WE904模块的接口设计
　　
　　在本系统的设计中，图像数据的发送和对WE904模块的编程配置是使用DSP芯片5402的同一个McBSP来完成的。这了使这两个过程互不影响，在设计中还使用了5402的一个

《基于WE904的实时图像无线传输设计(第2页)》