TigerSHARC DSP在信号处理系统中的应用
摘要:文中讨论了TiserSHARCDSP在信号处理系统中的几个应用问题。介绍了多片TigerSHARCDSP芯片构成的信号处理系统组成;估计了系统的运算量、所需的计算时间以及完成算法所需的DSP数目;讨论了DSP复位波形的要求以及与CPLD配置芯片的关系;最后说明了DSP的电源供电和功耗的计算方法。
关键词:TigerSHARCDSP;运算量;复位;功耗
随着人们对实时信号处理要求的不断提高和大规模集成电路的迅速发展,作为数字信号处理核心和标志的数字信号处理器?DSP?芯片得到了快速的发展和应用。本文将介绍AnalogDevice公司的一款DSP-TigerSHARC在信号处理系统中的应用,并将对设计中的一些问题进行讨论说明。
1系统设计及各部分功能简介
图1所示是一个信号处理系统的硬件框图。实际上,为了简化系统硬件,减少DSP片间连线,该系统的6个DSP以松耦合的链路方式进行连接。首先由DSP1通过外部DMA方式读入中频解调后的I、Q路数据,并由DSP1对读入数据进行脉冲压缩?匹配滤波?,脉冲压缩后进行二次对消,以消除固定杂波。再由DSP1将处理后的数据按距离单元段通过链路口0、1分别发送给DSP2、DSP4。DSP2、DSP4主要进行目标检测?MTD?,并采用滑窗加权FFT实现窄带多谱勒滤波器组。当DSP2、DSP4完成MTD后?再将对应每个距离单元的16个输出数据通过链路口分别送到DSP3和DSP5。之后,由DSP3、DSP5先进行求模运算,再进行恒虚警计算。DSP3、DSP5处理后的数据经链路口传输到DSP6,在DSP6接到该信号后,先对距离单元内16个输出进行门限处理,并选择其中最小杂波剩余值作为本单元的输出。门限处理后,DSP6还应完成视频积累,视频积累采用累加求平均的方式,这样可以避免反馈积累的拖尾现象。视频数据以DMA方式通过外部口送出,并分别加到D/A与DS96F172等输入端,前者产生模拟视频,后者以差分形式送到显示单元。
图1
2TigerSHARCDSP简介
TigerSHARCDSP是一款高性能的静态超标量数字信号处理器,该处理器专为大的信号处理和通信任务而在结构上进行了优化。由于该处理器将非常宽的存储带宽和双运算模块结合在一起,从而建立了数字信号处理器性能的新标准。TigerSHARC静态超标量结构使DSP每周期能够执行多达4条指令、24个16-bit定点运算和6个浮点运算。
该TigerSHARCDSP器件在三条相互独立的128bit宽度的内部数据总线中,每条可连接三个2Mbit内部存储器中的一个,并可提供4个字的数据、指令及I/O访问和12Gbytes/s的内部存储器带宽。当其运行在250MHz时,ADSP-TS101S的内核指令周期为4ns,同时可以提供20亿次的40bitMAC运算或者500万次80bitMAC运算。
TigerSHARCDSP器件的主要性能如下:
●最高运行速度为250MHz,指令周期为4ns;
●带有6Mbits片内SRAM;
●带有双运算模块?每个内部包含有一个ALU、一个乘法器、一个移位器和一个寄存器组;
●具有一个外部端口、4个链路口和可编程标志引脚、SDRAM控制器和2个定时器;
●与用于片上仿真的IEEE1149.1标准的JTAG接口兼容;
●可通过共享总线无缝连接多达8个Tiger-SHARCDSP的片内总线仲裁。
3系统运算量分析及计算时间估计
根据信号处理任务,下面具体分析系统各组成部分的运算量,并估计所需的时间,并确定完成算法所需的DSP数目(总信号处理周期小于1000μs)。
3.1脉冲压缩
图2所示是采用FFT技术实现脉冲压缩滤波的算法框图。若总距离单元数为1200,则需做2048点复数FFT。当2048点复数FFT完成后,还必须和预先存储好的匹配滤波器系数H?k?相乘。一般需要做2048个复数乘法,相乘结果还需做2048点复数IFFT以获得脉冲压缩结果。TigerSHARCDSP做2048点复数FFT?IFFT?大约需要100μs?工作在250MHz?。因此,可以充分利用TigerSHARCDSP的双运算块和单指令多数据?SIMD?特点同时进行两个距离单元的复数乘法,这种方法完成2048个复数乘法仅需25μs。
固定杂波对消 《TigerSHARC DSP在信号处理系统中的应用》
本文链接地址:http://www.oyaya.net/fanwen/view/174855.html
关键词:TigerSHARCDSP;运算量;复位;功耗
随着人们对实时信号处理要求的不断提高和大规模集成电路的迅速发展,作为数字信号处理核心和标志的数字信号处理器?DSP?芯片得到了快速的发展和应用。本文将介绍AnalogDevice公司的一款DSP-TigerSHARC在信号处理系统中的应用,并将对设计中的一些问题进行讨论说明。
1系统设计及各部分功能简介
图1所示是一个信号处理系统的硬件框图。实际上,为了简化系统硬件,减少DSP片间连线,该系统的6个DSP以松耦合的链路方式进行连接。首先由DSP1通过外部DMA方式读入中频解调后的I、Q路数据,并由DSP1对读入数据进行脉冲压缩?匹配滤波?,脉冲压缩后进行二次对消,以消除固定杂波。再由DSP1将处理后的数据按距离单元段通过链路口0、1分别发送给DSP2、DSP4。DSP2、DSP4主要进行目标检测?MTD?,并采用滑窗加权FFT实现窄带多谱勒滤波器组。当DSP2、DSP4完成MTD后?再将对应每个距离单元的16个输出数据通过链路口分别送到DSP3和DSP5。之后,由DSP3、DSP5先进行求模运算,再进行恒虚警计算。DSP3、DSP5处理后的数据经链路口传输到DSP6,在DSP6接到该信号后,先对距离单元内16个输出进行门限处理,并选择其中最小杂波剩余值作为本单元的输出。门限处理后,DSP6还应完成视频积累,视频积累采用累加求平均的方式,这样可以避免反馈积累的拖尾现象。视频数据以DMA方式通过外部口送出,并分别加到D/A与DS96F172等输入端,前者产生模拟视频,后者以差分形式送到显示单元。
图1
2TigerSHARCDSP简介
TigerSHARCDSP是一款高性能的静态超标量数字信号处理器,该处理器专为大的信号处理和通信任务而在结构上进行了优化。由于该处理器将非常宽的存储带宽和双运算模块结合在一起,从而建立了数字信号处理器性能的新标准。TigerSHARC静态超标量结构使DSP每周期能够执行多达4条指令、24个16-bit定点运算和6个浮点运算。
该TigerSHARCDSP器件在三条相互独立的128bit宽度的内部数据总线中,每条可连接三个2Mbit内部存储器中的一个,并可提供4个字的数据、指令及I/O访问和12Gbytes/s的内部存储器带宽。当其运行在250MHz时,ADSP-TS101S的内核指令周期为4ns,同时可以提供20亿次的40bitMAC运算或者500万次80bitMAC运算。
TigerSHARCDSP器件的主要性能如下:
●最高运行速度为250MHz,指令周期为4ns;
●带有6Mbits片内SRAM;
●带有双运算模块?每个内部包含有一个ALU、一个乘法器、一个移位器和一个寄存器组;
●具有一个外部端口、4个链路口和可编程标志引脚、SDRAM控制器和2个定时器;
●与用于片上仿真的IEEE1149.1标准的JTAG接口兼容;
●可通过共享总线无缝连接多达8个Tiger-SHARCDSP的片内总线仲裁。
3系统运算量分析及计算时间估计
根据信号处理任务,下面具体分析系统各组成部分的运算量,并估计所需的时间,并确定完成算法所需的DSP数目(总信号处理周期小于1000μs)。
3.1脉冲压缩
图2所示是采用FFT技术实现脉冲压缩滤波的算法框图。若总距离单元数为1200,则需做2048点复数FFT。当2048点复数FFT完成后,还必须和预先存储好的匹配滤波器系数H?k?相乘。一般需要做2048个复数乘法,相乘结果还需做2048点复数IFFT以获得脉冲压缩结果。TigerSHARCDSP做2048点复数FFT?IFFT?大约需要100μs?工作在250MHz?。因此,可以充分利用TigerSHARCDSP的双运算块和单指令多数据?SIMD?特点同时进行两个距离单元的复数乘法,这种方法完成2048个复数乘法仅需25μs。
固定杂波对消 《TigerSHARC DSP在信号处理系统中的应用》