双核DSP片TMS320VC5421的并行引导方案

式，取出的两个字节将是０８ｈ和ＡＡｈ。之后，程序将按照Ｂｏｏｔ表进行加载。图２是并行引导模式的选择流程。
　　
　　２．２１６位并行引导模式的Ｂｏｏｔ表
　　
　　Ｂｏｏｔｌｏａｄｅｒ程序要搬移的代码必须组织成一定的格式，这就是Ｂｏｏｔ表。１６位并行引导模式的Ｂｏｏｔ表如表１所列。
　　
　　表116位并行导模式Boot表
　　
　　DMA外部数据存储地址数据内容含义0000h10AAh16位并行引导标志0001h7FFFhSWWSR0002hF000hBSCR0003h0000h程序入门XPC0004h5000h程序入口地址0005h002Ch代码长度0006h0000h目的XPC0007h5000h目的地址0008h7761h程序代码…………程序代码…………程序代码0034h0000hBoot表结束
　　此外，需要注意的是，由于在多数程序中都有跳转指令或循环指令，所以，Ｂｏｏｔ表中的程序入口地址必须和程序的ｃｍｄ文件中分配的地址保持一致，也就是说，当在ＣＣＳ中进行调试时，如果程序Ｌｏａｄ到５０００ｈ，Ｂｏｏｔ表中的程序入口地址就应该是５０００ｈ。
　　
　　２．３Ｂｏｏｔ表的生成
　　
　　Ｂｏｏｔ表可由ｈｅｘ５００格式转换工具生成，也可以自己编写一个文件格式转换程序来把．ｏｕｔ文件转换成所需的文件格式。本设计通过编写一个Ｃ＋＋程序来将．ｏｕｔ文件转换成．ｈｅｘ文件，然后再在文件的开始处增加相应的标志位和寄存器设置字，从而形成完整的Ｂｏｏｔ表。
　　
　　３ＶＣ５４２１片外总线冲突的解决方案
　　
　　由于ＶＣ５４２１是双核ＤＳＰ，每个核有各自的存储空间和Ｂｏｏｔｌｏａｄｅｒ程序，但两核共享一套片外总线和一个ＸＩＯ引脚。这样，当两核的复位引脚Ａ＿ＲＳ和Ｂ＿ＲＳ同时收到复位低电平信号时，将同时申请片外总线的控制权。这就造成了申请片外总线的冲突。而且Ｂｏｏｔｌｏａｄｅｒ程序总是检查该核有没有片外总线的控制权，如果没有，将循环检查直到取得片外总线的控制权。为了避免这种情况的发生，应该以合理的顺序给两个核上电。
　　
　　由于ＶＣ５４２１中Ａ核带有用来控制时钟频率的锁相环电路，所以应该先对Ａ核进行复位，再启动Ａ核，然后利用Ａ核的用户程序来控制Ｂ核的复位，以实现两个核的启动。
　　
　　根据系统需要，本设计使用Ａｌｔｅｒａ公司的ＣＰＬＤ芯片来产生各种控制信号。其电路连接示意图如图３所示。Ａ核的复位信号Ａ＿ＲＳ由ＣＰＬＤ芯片直接给出，并在系统上电或复位的同时对Ａ核进行复位。而Ｂ核的复位信号Ｂ＿ＲＳ则通过ＣＰＬＤ映射到ＤＳＰ的Ｉ／Ｏ空间００００ｈ地址单元的第６位：Ｂ核复位控制位（在系统复位后值为０）如图４所示。在Ａ核启动后，通过用户程序写Ｂ＿ＲＳ位可为Ｂ核提供复位信号。
　　
　　４ＶＣ５４２１的并行引导自启动操作
　　
　　４．１用户程序的搬移
　　
　　两个ＤＳＰ核要完成各自的功能，执行的用户程序是不尽相同的，而且Ａ核的用户程序还要控制Ｂ核的复位，因此两个ＤＳＰ核的Ｂｏｏｔ表内容是不同的。由ＤＭＡ方式内部存储器图可知，程序空间的第０页和第１页属于Ａ核，第２页和第３页属于Ｂ核。因此，需要注意的是，当Ｂｏｏｔｌｏａｄｅｒ程序搬移用户程序时，Ａ核的用户程序要被搬移到内部程序空间的第０页上，而Ｂ核的用户程序则要被搬移到第２页上。于是Ｂ核Ｂｏｏｔ表中的程序入口ＸＰＣ和目的ＸＰＣ应被设置成０００２ｈ。

《双核DSP片TMS320VC5421的并行引导方案(第2页)》