双核DSP片TMS320VC5421的并行引导方案

　　
　　４．２Ｂｏｏｔ表的放置
　　
　　本系统用４Ｍｂｉｔ（２５６ｋ×１６）ＦＬＡＳＨ器件ＳＳＴ３９ＶＦ４００Ａ作为片外数据存储器。页选信号由ＤＳＰ通过ＣＰＬＤ给出，并且映射到ＤＳＰ中Ｉ／Ｏ空间的００００ｈ地址单元的低５位（系统复位后５位均为０，即第０页）。如图４所示。另外，此地址单元的第５位（ＣＦＧ位）是控制ＦＬＡＳＨ映射的配置位。当ＣＦＧ为０时，ＦＬＡＳＨ被映射到ＤＭＡ片外数据空间的００００ｈ，此时，Ｂｏｏｔｌｏａｄｅｒ程序可以以ＤＭＡ方式从ＦＬＡＳＨ中搬移数据并进行自启动；当ＣＦＧ为１时，ＦＬＡＳＨ被映射到ＣＰＵ片外数据空间的８０００ｈ，在这种情况下，可以通过程序向ＦＬＡＳＨ中烧写数据。因此，这一位在系统上电或复位后将被设置成０，以使Ａ核能够顺利启动。
　　
　　由于两个ＤＳＰ核的Ｂｏｏｔ表内容不同，故应视Ｂｏｏｔ表的大小，将两个Ｂｏｏｔ表放到ＦＬＡＳＨ的不同页上，以便对两个核分别实行引导。本设计将Ａ核的Ｂｏｏｔ表放到第０页，将Ｂ核的Ｂｏｏｔ表放到第１页。
　　
　　图5
　　
　　４．３外总线控制权的释放
　　
　　如图５所示，在ＧＰＩＯ控制寄存器（地址３Ｃｈ）中，ＸＩＯ＿ＧＲＡＮＴ位为１代表相应的ＤＳＰ核取得了片外总线的控制权；而在还没有取得控制权（ＸＩＯ＿ＧＲＡＮＴ位为０）但在申请片外总线的控制权时，相应的ＸＩＯ＿ＲＥＱ位应置为１；ＣＯＲＥ＿ＳＥＬ位用于表示程序在哪个核上运行，当在ＣＰＵＡ上运行时，读Ａ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位将返回到“０”，而当同一个程序在ＣＰＵＢ上运行时，读Ｂ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位将返回到“１”。有关ＧＰＩＯ控制寄存器的其它相关位，设计时可查阅有关的参考文献?１?。
　　
　　４．４ＦＬＡＳＨ的烧写
　　
　　笔者根据ＳＳＴ３９ＶＦ４００Ａ的资料编写了一个ＤＳＰ程序，该程序可同时将Ａ核的Ｂｏｏｔ表烧写到ＦＬＡＳＨ的第０页，而将Ｂ核的Ｂｏｏｔ表烧写到第１页。
　　
　　在系统上电或复位后，Ａ核首先运行它的Ｂｏｏｔ-ｌｏａｄｅｒ程序（此时ＦＬＡＳＨ的第０页映射到ＤＭＡ片外数据空间的００００ｈ地址单元），Ａ核启动后执行用户程序。用户程序首先将页选设置成第１页，这样，ＦＬＡＳＨ的第一页将被映射到ＤＭＡ片外数据空间的００００ｈ；然后，Ａ核释放片外总线控制权，并给Ｂ核发出复位信号，此时由于只有Ｂ核复位，且Ａ核已释放片外总线的控制权，因此，Ｂ核将申请到片外总线控制权，同时执行Ｂｏｏｔｌｏａｄｅｒ程序的启动以完成整个ＤＳＰ引导。完整的启动过程流程图如图６所示，下面是Ａ核的启动测试程序代码：
　　
　　·ｍｍｒｅｇｓ
　　
　　·ｔｉｔｌｃ″ｔｅｓｔＬＥＤＡ″
　　
　　·ｇｌｏｂａｌｂｅｇｉｎ
　　
　　·ｔｅｘｔ
　　
　　?．．．．．．．．．．．．．
　　
　　ｂｅｇｉｎ?ｓｔｍ＃０ｘ０００,０ｘ００６１;设置页选信号
　　
　　ｐｏｒｔｗｏｘ００６１,００ｈ
　　
　　ｃａｌｌｗａｉｔ
　　
　　ａｎｄｍ＃０ｘｆｆｃｆ,３ｃｈ;释放片外总线
　　
　　ｃａｌｌｗａｉｔ;控制权
　　
　　ｓｔｍ＃０ｘ００４１?０ｘ００６１;给Ｂ核复位信号
　　
　　ｐｏｒｔｗ０ｘ００６１,００ｈ
　　
　　ｃａｌｌｗａｉｔ
　　
　

《双核DSP片TMS320VC5421的并行引导方案(第3页)》