双核DSP片TMS320VC5421的并行引导方案

摘要：介绍了利用双核DSP芯片TMS320VC5421的片内Bootloader程序实现并行引导的设计方案，给出了其软件及硬件的具体实现方法。
　　关键词：TMS320VC5421；Bootloader；并行引导；Boot表；FLASH；CPLD
　　
　　１引言
　　
　　ＴＭＳ３２０ＶＣ５４２１?１、２?（以下简称ＶＣ５４２１）是ＴＩ公司推出的一款双核定点ＤＳＰ芯片，它拥有两个ＤＳＰ子系统，每个子系统都有一个ＤＳＰ核，并且均有独立的数据和程序存储空间，可以进行两核之间的通信，并且两个子系统共享一套片外总线。此外，每个子系统各自拥有２ｋ１６ｂｉｔ字的片内ＲＯＭ，并存储有Ｂｏｏｔｌｏａｄｅｒ程序。当ＤＳＰ芯片上电或复位时，两个ＤＳＰ核可分别启动自身独立的Ｂｏｏｔｌｏａｄｅｒ程序，以实现用户程序的上电自举。
　　
　　双核ＤＳＰ自启动和单核ＤＳＰ自启动的实现方法有较大的差别，这一点在ＤＳＰ系统设计中需要特别注意。本文对双核ＤＳＰ芯片ＶＣ５４２１的引导模式进行了深入的分析和研究，给出了使用１６位并行引导模式进行双核ＤＳＰ引导的实现方案。
　　
　　２ＴＭＳ３２０ＶＣ５４２１的Ｂｏｏｔ模式
　　
　　ＶＣ５４２１可提供１６位并行引导、８位并行引导和串行ＥＥＰＲＯＭ引导等三种Ｂｏｏｔ模式来实现用户程序的上电自举。
　　
　　其中１６位并行引导模式是通过片外存储器接口（ＥＭＩＦ）以ＤＭＡ方式将代码从１６－ｂｉｔ字宽的片外数据存储器搬移到片内程序存储空间；
　　
　　８位并行引导模式则是通过片外存储器接口（ＥＭＩＦ）以ＤＭＡ方式将代码从８－ｂｉｔ字宽的片外数据存储器搬移到片内的程序存储空间；
　　
　　而串行ＥＥＰＲＯＭ引导模式主要是通过多通道缓冲串口２（ＭｃＢＳＰ２）从主设备中搬移代码并实现上电自举。
　　
　　和５４系列中其它芯片不同的是，ＶＣ５４２１片内ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序并不支持ＨＰＩ、并行Ｉ／Ｏ和标准串口模式的自启动方式。在其所支持的三种ｂｏｏｔ模式中，１６位并行引导模式是最常用的。本文对这种模式进行了深入分析，给出了使用该模式进行双核ＤＳＰ程序引导的方案，并通过实验验证了该方案的正确性。
　　
　　２．１并行引导模式的选择
　　
　　ＶＣ５４２１的两个ＤＳＰ核在ＤＳＰ芯片上电或复位时，到底以哪种模式实现上电自举，主要由两个核的公共引脚ＸＩＯ和各自的ＧＰＩＯ０／ＲＯＭＥＮ、ＧＰＩＯ１引脚决定。当ＸＩＯ为０（低电平）时，将不从ＲＯＭ引导，也就是说，将不使用ＶＣ５４２１片内ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序实现上电引导，而是用ＨＰＩ模式实现上电自举；当ＸＩＯ为１（高电平），ＧＰＩＯ０／ＲＯＭＥＮ为０时，将使用片外存储器中用户自己编写的Ｂｏｏｔｌｏａｄｅｒ程序实现上电自举；当ＸＩＯ为１?ＧＰＩＯ／ＲＯＭＥＮ为１?ＧＰＩＯ１为０或１时，将分别使用并行或者串行引导模式实现上电自举。因此，在实施相应的上电自举前，必须将引脚状态设置正确，以保证Ｂｏｏｔｌｏａｄｅｒ程序按预定的模式执行。Ｂｏｏｔｌｏａｄｅｒ模式的选择流程见图１。
　　
　　当Ｂｏｏｔｌｏａｄｅｒ程序检测到并行引导模式时，程序将以ＤＭＡ方式从片外数据存储区的００００ｈ单元取出模式选择字（ＢＳＷ）来进一步决定是８位还是１６位的并行引导模式。１０ＡＡｈ意味着选择了１６位并行引导模式，而如果选择８位并行引导模

《双核DSP片TMS320VC5421的并行引导方案》