20位单片音频数模转换器PCM63P

使ＤＡＣ之间达到高精度匹配。
　　
　　
　　
　　
　　
　　ＰＣＭ６３Ｐ采用的这种新的互补线性结构也称双ＤＡＣ共线结构，该结构可在两个方向上以小的阶跃离开零点，从而避免了任何误操作或“大”的线性误差，同时可提供一个绝对值电流输出。ＰＣＭ６３Ｐ的低电平性能确保了它的２０位精度，尤其是在临界的双极性零点附近。
　　
　　３．２动态指标
　　
　　ＰＣＭ６３Ｐ的一个重要动态指标就是总谐波失真＋噪声（ＴＨＤ＋Ｎ）?ＰＣＭ６３Ｐ以８倍４４．１ｋＨｚ的标准音频采样频率读入数字数据，从而实现９９１Ｈｚ的正弦波输出。其音频转换的动态范围可看作是相对于０ｄＢ的－６０ｄＢ有效输出信号电平下的ＴＨＤ＋Ｎ的测量值。在－９０ｄＢ输出电平上，ＰＣＭ６３Ｐ对理想信号的偏差一般少于±０．３ｄＢ。这些性能体现了ＰＣＭ６３Ｐ共线ＤＡＣ电路在低噪声和双极零点附近接近理想的性能。
　　
　　４ＰＣＭ６３Ｐ的应用
　　
　　４．１数字输入
　　
　　ＰＣＭ６３Ｐ能够接收与ＴＴＬ兼容的逻辑电平。在输入线上，采用差动电流模式的逻辑输入结构改善了ＰＣＭ６３Ｐ的抗噪声干扰能力。ＰＣＭ６３Ｐ的数据形式采用的是二进制补码形式，是最高有效位在前的串行数据流。位串中的任何数字都可以在２０位数据前加载，因为在ＬＥ（寄存器使能信号）变低后，只有在它之前的最后２０位数据才能转移到并行ＤＡＣ寄存器中。
　　
　　在ＰＣＭ６３Ｐ芯片中，ＤＡＣ的串行数据输入位都在时钟ＣＬＫ的上升沿触发，ＤＡＣ的串行到并行数据的转换是在使能信号ＬＥ的下降沿进行的。其转换时序图如图３所示。ＰＣＭ６３Ｐ的典型时钟速率为１６．９ＭＨｚ。
　　
　　４．２电源与滤波电容
　　
　　采用内部反馈电阻的ＰＣＭ６３Ｐ应用电路连接图见图４所示，它采用电压输出模式。如果不用反馈电阻，ＰＣＭ６３Ｐ的９、１０脚应当悬空。ＰＣＭ６３Ｐ采用±５Ｖ电源，两个正电源应接于同一点，负电源亦应如此。同时应在每个电源引脚处加去耦电容，以使电源干扰抑制最大。两个公共点都应连到模拟电平面并应尽可能靠近芯片。
　　
　　实际上，图４电路对去耦电容并没有特别的要求，对偏置去耦电容的大小要求也不严格，但采用较大值的电容会有更好的ＳＮＲ性能。另外，电路中的所有电容都应尽可能接近芯片引脚以减小从周围电路中感应到的噪声。
　　
　　
　　
　

《20位单片音频数模转换器PCM63P(第2页)》