SL11R单片机外部存储器扩展

展DRAM时要选择3.3V的EDO DRAM，尽量使用1M×16位的内存芯片如GM71V18163CJ、IS41LV1治理发愣功0、HY51V18164等，这样电路设计较简单。笔者在使用过程中发现，某些DRAM与SL11R存在兼容性问题，有时工作不稳定，但换另一批次的芯片后又正常工作，所以设计者在使用时应注意筛选。

SL11R对DRAM的寻址空间为0x8000～0x9FFF和0xA000～0xBFFFF。这个地址值控制寻址的低位地址（A0～A12），另外有2个对应的页面寄存器控制寻址的高位地址，每个页面都能完成对1M×16位空间的寻址。这两个16位的页面寄存器是0xC018和0xC01A，以页面1寄存器0xC018具体说明如下：

D15～D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0 A21 A20 A19 A18 A17 A16 A15 A14 A13

如果A21=1，则对0x8000～0x9FFF空间的读写操作是针对DRAM，由DRAMOE和DRAMWT引脚选通DRAM，参见图4。

如果A21=0，则对0x8000～0x9FFF空间的读写操作是针其它外设，由nXMEMSEL引脚选通。这种方式使SL11R另外增加了1M×16位的寻址空间，但这个空间DMA方式不能直接寻址。

A13～A20则是页面1的高位地址，加上08000～0x9FFF的低位（A0～A12）实现页面1的寻址。

页面2的寻址与页面1的寻址完全一样，只是由0xC01A和对0xA000～0xBFFF的寻址实现。

页面1和页面2的寻址空间是重叠的，一般可以使用一个页面对DRAM寻址，另一个页面对其它外设寻址。

3 存储器速度的影响

SL11R的工作频率较高，必须要考虑存储器的速度，否则可能工作不正常。

3.1 静态存储器速度

读取外部静态存储器的时序见图5，具体参数见表2。表2中的参数是SL11R的内部工作时钟PCLK工作36MHz，等待周期设定为0时的数据。

表2 SL11R读周期参数

符 号 参     数 最小值 最大值 tCR
tRDH
tCDH
tPRW
tAR
tAC CS下降沿到RD下降沿
RD上升沿到数据保持
CS上升沿到数据保持
RD低电平时间
RD下降沿到地址有效
RAM访问时间 1ns
5ns
3ns
28ns
1ns



31ns
3ns
12ns

SL11R扩展外部SRAM或EPROM时，可以设定等待周期，最长可设定7个等待周期，每个等待周期时间为31ns（PCLK=32MHz时），这样SL11R就可以扩展价格低廉的低速EPROM和SRAM存储器。

选择SRAM的速度主要应该由CS的低电平脉冲宽度决定：

tAC=tCR+tRDH-tCDH+等待周期时间

笔者经实验得到常见的SRAM需要设定的等待周期数，见表3。从表3的数据可知，一般SRAM的速度可以达到标称值，如PCLK为32MHz，100ns SRAM的等待周期为2，这时tAC=1+28+5-3+2×31=93ns。

表3 常见SRAM等待周期设定

　 100ns SRAM 70ns SRAM

《SL11R单片机外部存储器扩展(第2页)》