基于DSP和以太网的数据采集处理系统

·32位通用异步总线结构，支持频率最高达33MHz

·单片解决方案，集成了10/100M TP收发器

·可选的外部收发器MII接口

·完全兼容IEEE 802.3u协议

·支持16/8bit打包缓冲数据宽度和32/16bit主机总线数据宽度

·分离的TX和RX FIFO，支持全双工模式，独立的TX和RX通道

·支持16/8bit的用于打包缓冲器的SRAM接口、支持片上FIFO的突发DMA模式

·自动设置网络速度和协议的NWAY功能

·可选的EEPROM设置，支持1kbit和4kbit的EEPROM接口

·支持软件EEPROM接口，方便升级EEPROM的内容

图3 DSP和以太网接口部分硬件设计

    2.3 系统结构

2.3.1 ADC数据采集部分

CPLD1由DSP提供时钟信号，主要作用是提供扫描表SRAM的地址，扫描表SRAM的数据由DSP写入。扫描表输出的数据用来设定A/D转换的通道和仪表放大器的增益。ADC采用14位的LTC1416。32路模拟信号通过多路复用器后，其中一路信号被选中，进入仪表放大器，放大之后进入ADC。ADC的转换时钟由DSP的定时器提供。

2.3.2 DSP数据处理部分

ADC转换后的14位数据通过FIFO进入DSP进行处理，FIFO采用4片CY7C425形成乒乓结构，以实现模拟信号的不间断采样。DSP扩展一片Flash Memory作为DSP的程序存储器，另外还扩展了一片SRAM作为程序缓存。脱机运行时，DSP将Flash中的程序写入SRAM，再写入DSP内部RAM。CPLD2主要用于控制FIFO的读写，并且提供以太网接口部分的控制信号。DSP系统中的数字信号处理算法主要实现滤波、采样率变换、非线性修正、温漂修正等。

2.3.3 以太网接口部分

以太网主控芯片MX98728EC通过RJ45接口连接以太网，扩展一片SRAM作为以太网数据收发存储器，另外又扩展一片EEPROM以存储以太网卡的MAC地址、IO基地址、中断线选择等配置寄存器的初始化数据。CPLD3通过DSP高位地址线的译码控制以太网芯片的片选并提供以太网接口部分的复位信号等。DSP和以太网的接口部分硬件如图3所示。
(凹丫丫范文网fanwen.oyaya.net收集整理)
3 数据采集处理系统的软件设计

软件编程时应该充分利用硬件资源及开发工具，使代码达到所期望的性能，并且在DSP嵌入式系统的基础上集成已经封装的TCP/IP协议栈，增加网络连接代码。由于DSP系统硬件以及以太网协议的复杂性，本系统中的软件编程是一个难点。

在本系统的软件设计过程中，采用了TI公司的基于C6000系列DSP的实时操作系统DSP/BIOS以及DSP/BIOS提供的实时数据交换功能RTDX（Real-Time-Data-eXchange）。DSP/BIOS针对DSP的应用环境，通过一系列的对象模块向开发者提供了一个实用优秀的实时操作系统。它可以寿命用户提高软件的模块化程度、并行性和可维护性等，有利于降低系统成本和缩短开发周期，运行于该操作系统之上的应用程序在开发时间、软件维护、升级等方面都有了极大的提高。实时数据交换功能是DSP/BIOS提供的一个全新的功能。在很多应用中要求DSP不停下来，而需要从主机中实时地读取数据或者向主机实时地输出数据。

因为本系统的软件结构较为复杂，涉及的算法较多，故应采用模块化、由顶向下、逐步细化的结构化程序设计方法。这一方法可节省软件工作量、提高工作效率。图4为简化的数据采集处理程序流程图。