一种实用的中频数字接收机设计

下变频的本振频率fL取与中频频率fI相等的数值，那么式(2)中的第二项就是基带数据。但对于本系统，70MHz的中频频率不在AD6624A所能实现的频率范围内。观察式(2)，若fL=fS-fI=23.3MHz(在芯片的正常工作范围内)，则式中的第二项为高频分量，可通过低通滤波器滤除，于是得到第二项为高频分量，可通过低通滤波器滤除，于是得到基带信号r1[n]=1/2I(n/fs).这时，只要送入D/A转换器就恢复出了I（t），同理也能得到Q（t）。所以这个本振频率的选择是可以实现的。
　　
　　然后确定系统的最佳采样速率。ADC的采样速率即DDG输入数据的速率是全系统一个重要
　　
　　
　　
　　的参数。它受到器件技术水平的制约，又决定了DDC内部滤波器、抽取率以及输出数据速率的设计与选择，从而影响着整个系统的性能。
　　
　　带通采样定理要求采样速率满足下式即可实现无混迭采样[2]：
　　
　　
　　
　　式（3）中[.]表示取值不大于括号内的整数。其中fs为采样速率，fh、fl分别是信号的上下限频率，fh-fl≤fl。
　　
　　本系统中fh=75MHz,fl=65MHz，由式（3）可得：
　　
　　
　　
　　在式（4）给出的采样速率集合中，n=1时，75Msps≤fs≤130Msps;n=2时，50Msps≤fs≤65Msps。选取一个最佳采样速率，使采样后频谱间距最大，从而降低对抗混迭滤波器带外抑制的要求。
　　
　　另一方面，对于ADC，若只考虑量化噪声，衡量ADC信噪比的表示式为：
　　
　　
　　
　　其中，m为ADC分辨率。可见，保持人不变时，增大采样速率和A／D分辨率均可提高数字信号的信噪比。但是信号本身具有一定的信噪比，A／D采样的量化单位比噪声电子更低是没有意义的，因此提高A／D的分辨率是有一定限制的。而fs增加一倍，就会带来3dB的SNR增益，相当于增加了0.5bit的分辨率。设计时需要利用这一点，采用一个最佳的采样速率使信噪比性能较好。
　　
　　综合上述各因素，取n=1的情况，最佳采样速率定为93．333Msps，则lObitADC的信噪比约为59dB，带通采样后信号的频谱间距为36．666MHz，NCO工作频率为23．333MHz，抗混迭低通滤波器LPF(LowpassFiker)的过渡带宽度最大可以达到36．666MHz，是信号单边带宽的7倍左右，大大降低了滤波器的设计要求。例如当要求阻带衰减等于0．001时，该滤波器的阶数仅为13阶[1]，实现并不困难。因此可以将这种方案推广到信号具有更宽频谱的情况。
　　
　　此外不难证明，由于所采用的采样速率满足等式fs/2=2fL，使信号下变频后所要滤除的高频分量频率谱关于是对称的，从而能充分利用低通滤波器的阻带。下面以s(t)为带宽是10MHz的多音复信号为例，说明这一问题。
　　
　　图6是发送的基带复信号s(t)的频谱。图7给出了中频接收机下变频后得到的信号r1I[n]+ir1[n]的频谱。可以看到，当fs取值恰当时，低通滤波器以fs/2为中心，左右对称地各取5MHz带宽设计成阻带，就可以充分利用阻带滤除高频分量。否则，高频分量的中心会在40MHz，相对于fs/2偏离了5MHz，例如用90MHz进行采样，设计实系数FIR低通滤波器时，阻带就要从35MHz～55MHz，不但过渡带变窄了，而且仅使用了阻带宽度的一半，浪费了频谱资源。
　　
　　本文限于篇幅，上述三种设计的仿真性能在这里不再述及。有关的仿真结果与分析及系统优化将在另外的文章中加以阐述。
　　
　　依据要建立一个面向后三代移动通信系统研究的硬件实验平台这一设计目标，本文提出了一种工程上实用的中频数字化接收机设计方案。在分析了该系统信号特点的基础上，先提出了两种基于带通采样定理的中频接收方案，并分别指出了它们各自的利弊；继而从软件无线电技术对芯片的要求出发，综合前两种方案的优势，最终设计了进行带通采样并使用数字下变频器的中频接收机，同时确定了实际选用器件的各关键参数。与文中另两种设计相比较，此方案具有适用范围更广，实现难度更低的优点

《一种实用的中频数字接收机设计(第3页)》