下一代网络设备核心单元——网络处理器应用研究

３ 网络应用处理基本操作

在对ＡＴＭ、ＶＬＡＮ、ＭＰＬＳ、ＩＰｖ４、ＩＰｖ６、ＩＰＳｅｃ、ＵＤＰ、ＴＣＰ、ＮＡＴ、Ｗｅｂ交换、ＱＯＳ协议等多种协议和应用的分析基础上，参考文献?眼１?演归纳对单个数据分组处理的六种基本操作：（１）模式匹配：对分组字段的比特进行匹配。输入为需要匹配值和分组字段值，输出为某个确定逻辑值。（２）检索：根据某个关键字查找数据。通常与模式匹配联合使用，用于查找表中的某个特定数据项。数据结构和算法取决于关键字的大小和需要搜索的类型（一对一或一对多）。（３）计算：对不同协议，数据分组的计算处理差异很大。如：ＩＰＳＥＣ中需要对整个分组进行加密、解密、鉴别等计算；而多数协议都要求进行ＣＲＣ效验计算。（４）数据处理：对分组报头的修改便视为数据处理。如：数据分组的分割、重组；ＩＰＶ４中的ＴＴＬ

通过继承ＡＳＩＣ和ＲＩＳＣ分层处理合理思想，ＮＰ将网络处理任务划分为控制面和数据面两个层次：控制面负责非实时性的管理和策略控制任务，数据面负责承载高速多变的数据分组处理。目前ＮＰ主要任务是进行数据分组的线速分析、处理及转发，通过上述六种基本操作组合，实现以下功能：协议识别／分类、数据包拆分／重组、排队／接入控制、流量整形／流量工程、数据包修正、差错检测。随着ＳＯＣ技术发展，ＮＰ将集成更多设备级功能。

４ 网络处理器体系结构简介

４．１ Ｉｎｔｅｌ公司ＩＸＰ１２００网络处理器介绍

ＩＸＰ１２００系列是Ｉｎｔｅｌ公司ＩＸＡ架构的核心产品，组成如下：１个主频最高可达２３２ＭＨｚ的处理核心ＳｔｒｏｎｇＡＲＭ；６个ＲＩＳＣ结构的可编程微引擎，每个微引擎又包含４个硬件线程；６４位ＩＸ Ｂｕｓ；３２位的ＳＲＡＭ接口单元，工作频率为核心频率的一半；６４位的ＳＤＲＡＭ接口单元，工作频率为核心频率的一半；３２位ＰＣＩ总线接口单元，最高６６ＭＨｚ。

主要特点为：

（１）并行处理：六个微引擎和一个ＳｔｒｏｎｇＡＲＭ构成

ＩＸＰ１２００的计算资源，共享相同资源，包括：ＳＤＲＡＭ,ＳＲＡＭ,ＰＣＩ,ＩＸ Ｂｕｓ等。微引擎和ＳｔｒｏｎｇＡＲＭ均为ＲＩＳＣ处理器，并行工作。ＳｔｒｏｎｇＡＲＭ负责协议控制层面任务和微引擎管理。微引擎负责数据层面的高速数据分组处理，通过对六个微引擎／２４个硬件线程分配不同功能的微码程序，可以实现网络负荷的动态／静态调配。微码程序的可重载性为系统软件升级提供了极大方便。

（２）分布式数据存储结构：每个微引擎独立使用２５６个３２位寄存器。其中１２８个寄存器是传送寄存器集。每个微引擎将数据载入自己的传送寄存器集，对传送寄存器集进行操作，然后通过传送寄存器集写到数据目的地。数据载入传送寄存器集后，微引擎可在单指令周期完成访问。

（３）硬件多线程：每个微引擎有４个编程计算器，支持４个硬件线程。每个线程可以执行相同或不同的微码程序，采用内部线程通信机制实现线程同步，提高系统效率。微码指令采用５级流水线机制，执行周期为１个时钟周期。

（４）主动内存管理：ＳＤＲＡＭ和ＳＲＡＭ支持多个读写队列进行优先级排队以优化带宽。允许ＳｔｒｏｎｇＡＲＭ和６个微引擎／２４个线程同时提交对内存单元的读写请求，内存单元根据特定优化指令对读写请求硬件优先级排队。用户可自定义内存管理优化策略。

（５）多层并发性：通过多个独立数据总线和控制总线，可以实现数据并发移动：ＳＤＲＡＭ单元和微引擎或ＩＸ ＢＵＳ单元之间的双向同时读写；ＳＲＡＭ单元和微引擎或ＩＸ ＢＵＳ单元之间的双向同时读写；ＳＤＲＡＭ单元和ＰＣＩ单元之间读写；ＩＸ ＢＵＳ单元和微引擎之间读写。

（６）块数据移动：每个微引擎分配很大的寄存器集，单个指令就可以实现功能单元之间６４个字节的数据块移动，和功能单元与ＩＸ ＢＵＳ之间１２８个字节的数据块移动。块数据移动在充分利用微引擎计算资源的同时，还可以减小微码程序规模。

（７）可扩展性：多个ＩＸＰ１２００处理器可以通过ＩＸ ＢＵＳ总线互联，从而有效增加处理系统处理能力和数据带宽；ＡＴＭ、Ｅ１／Ｔ１、Ｅｔｈｅｒｎｅｔ ＭＡＣ等数据接口可以通过ＩＸ ＢＵＳ总线接入ＩＸＰ１２００；微引擎的微码程序存储空间具有可扩展性。