基于CPLD/FPGA的半整数分频器的设计

的分频器。设inclk为50MHz，则outclk为20MHz。因此可见，该电路不仅可得到分频系数为2.5的分频器（outclk），而且还可得到分频系数为5的分频器（Q1）。
　　
　　5结束语
　　
　　选用ALTERA公司FLEX系列EPF10K10LC84-4型FPGA器件实现半整数分频后，经逻辑综合后的适配分析结果如表1所列。本例中的计数器为2位宽的位矢量，即分频系数为4以内的半整数值。若分频系数大于4，则需增大count的位宽。
　　
　　表1半整数分频器适配分析结果
　　
　　选用器件I/O延迟时间使用引脚数工作频率EPF10K10LC84417.7ns5/84（5.95%）68.02MHz
　　
　　
　

《基于CPLD/FPGA的半整数分频器的设计(第3页)》